Same as STM32F-1

系统外设

存储器直接访问(DMA)

DMA —— 概述

- 7个可独立配置的DMA通道：每个通道都支持硬件和软件触发
- 软件可配置7个DMA通道的优先级：非常高 / 高 / 中等 / 低 (在相同优先级的情况下，由硬件决定)
- 数据源和数据传输宽度(字节/半字/字)都是独立和软件可配置的
- 每个通道都有3个事件标志位：DMA半传输，DMA传输完成和DMA传输出错
- 支持存储器->存储器，外设->存储器，存储器->外设和外设->外设的数据传输
- 当出现总线错误时，出错的通道将自动停止传输
- 可编程的数据传输量：最大为65535字节
- 支持环形缓冲区的管理

DMA —— 请求映像

- DMA控制器提供7个DMA通道请求



STM32L的所有DMA请求都和STM32F10x家族保持一致

DMA —— 一个DMA传输的延迟



每个DMA请求都需要8个时钟周期来完成（源地址和目标地址都处于AHB总线范围）

- 如果源地址或目标地址是挂在APB总线上的外设，总线访问所需要的时间就更长，会包括 AHB/APB总线桥接之间的延迟和APB总线的访问时间，具体取决于AHB/APB差异
  - APB:AHB = 1:1 -> 加2个周期 => 总共：10个周期
  - APB:AHB = 1:2 -> 加3-4个周期 => 总共：11-12个周期
- CPU处于运行状态时，DMA的总线访问(AHB或APB)需要额外增加1个周期
- 对于SRAM的访问，每个写操作之后的读操作都会额外增加1个周期
  - 示例：APB:AHB = 1:1，DMA：APB->AHB传输，CPU运行
    - 2个DMA传输之间的延迟为12个周期

DMA —— 2个DMA传输的延迟

- 为了提高DMA传输的效率，在前一个DMA传输未完成时，可以开始处理一个新的DMA请求：当一个请求正在处理而其他请求被搁置时，前一个请求处于AHB总线访问阶段时，可以开始对新的请求进行采样和仲裁， 在前一个请求的AHB总线访问结束以后，仲裁胜出的请求就可以开始访问AHB总线。



- 如果源地址或者目的地址挂在APB总线上，需要额外消耗时间

  (+ 2 cycles for APB:AHB = 1:1)

DMA —— 总线占用

- 请求，仲裁和确认的操作不占用AHB总线
- 一个DMA传输只占用2个周期(目标和源都挂在AHB上)，

但系统总线不能都被DMA占据，在一个DMA传输过程中，

至少要有3个周期的时间，总线是开放给CPU的



- 与其他支持突发传输的DMA控制器相比，目前的DMA控制器几乎可以达到同样的总线占用率。 但是，目前的DMA控制器不会长久连续的占用总线，因此DMA传输既可以获得优秀的性能，同时又由于单次传输的数据量很小，而不会造成总线阻塞。